1、负责项目方案的实现，进行代码开发，完成spyglass检查，完成DC/formality/PT，配合后端完成时序收敛，并进行signoff质量卡控；

2、负责模块的验证case分解，top的验证case分解；

3、负责模块的验证，代码覆盖率收集，完成top的验证；

4、负责回片后的测试技术支持，支持市场的问题分析；

1、电子、通信、计算机、自动化等专业硕士及以上学历；

2、具备较强的数字逻辑设计能力，熟练掌握Verilog/vhdl,能够完成相关项目的逻辑设计、仿真及时序优化；

3、熟悉Xilinx系列FPGA器件及相关开发工具，熟悉Linux操作系统的一般使用；

4、了解I2C/SPI/UART/以太网/DDR2/AMBA等接口协议；

5、熟练使用实验室常用仪器，具备比较丰富的电路知识和板级调试能力；

6、具备良好的理解能力和英语阅读能力。